Conception d’une machine d’états
39,00 €
37,05 €
Économisez 5%
Conception d’une machine d’états à base de latch C2MOS en technologie CMOS 0.35µm
L’évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce.
L’objectif de ce travail est de concevoir une machine d’états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS.
Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave.
La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance.
L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard.
La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
SAMIR Barra né le 08 janvier 1979, à Batna Algérie.
Ingénieur enélectronique option contrôle en 2003.
Il a obtenu son diplôme demagister en microélectronique de l'université de Batna en 2008,Il est intéressé par la conception des circuits analogiques,numériques et mixtes et la conception des ADC pipelines.
Fiche technique
- Auteur
- SAMIR Barra
- Langue
- Français
- Éditeur
- Éditions universitaires européennes
- Pays
Algérie
30 autres produits dans la même catégorie :
Voir tout
Réalisation d’un amplificateur hyperfréquence pour les systèmes 5G
Mohamed Boumalkha
60,90 €
-5%
57,85 €
Conception d’une antenne patch rectangulaire pour les systèmes 5G
Mohammed Lahsaini
60,90 €
-5%
57,85 €
Conception et mise en œuvre d'un système mobile de télémédecine
Nadjet BENADLA
43,90 €
-5%
41,70 €
- Nouveau
Optimisation des Ressources Radio pour les Réseaux Nouvelle Génération
Sarah ZANAFI
79,90 €
-5%
75,90 €
- Nouveau
Système d’Energie Hybride pour l’Alimentation d'une BTS en zone isolée
Patrick KAZADI KALONJI
43,90 €
-5%
41,70 €
Un système de 5ème génération pour la récupération d’énergie RF
Abdoul Karim Mbodji
68,90 €
-5%
65,45 €
DEVELOPPEMENT D’UN CONVERTISSEUR DC/DC DANS UN SYSTEME PHOTOVOLTAÎQUE
Nacera Mazouz
68,90 €
-5%
65,45 €
Conception d’une machine d’états à base de latch C2MOS en technologie CMOS 0.35µm
L’évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce.
L’objectif de ce travail est de concevoir une machine d’états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS.
Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave.
La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance.
L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard.
La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.